The SCEAS System
Navigation Menu

Conferences in DBLP

Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme (mikro)
1990 (conf/mikro/1990)

  1. Rainer Brück, Elmar Migas
    TANGO: Ein objektorientierter Ansatz zur Technologieanpassung von IC-Layouts. [Citation Graph (0, 0)][DBLP]
    Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme, 1990, pp:1-11 [Conf]
  2. W. Meier
    Hierarchical Netlist Extraction and Design Rule Check. [Citation Graph (0, 0)][DBLP]
    Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme, 1990, pp:12-23 [Conf]
  3. U. Röttcher, J. Fritz, F. Krohm, G. Hess
    HIPARE: Hierarchical Circuit and Parameter Extraction from Mask Layout Data. [Citation Graph (0, 0)][DBLP]
    Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme, 1990, pp:24-32 [Conf]
  4. Christian Wolters
    Synthese von Komplexgatter-Schaltnetzen unter Berücksichtigung der Transistoranzahl. [Citation Graph (0, 0)][DBLP]
    Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme, 1990, pp:33-41 [Conf]
  5. Norbert Wehn, Manfred Glesner, A. Kister, S. Kastner
    Timing Driven Partitioning of Combinational Logic. [Citation Graph (0, 0)][DBLP]
    Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme, 1990, pp:42-51 [Conf]
  6. Michael May
    Über ein Min-Cross Kanalrouting-Problem. [Citation Graph (0, 0)][DBLP]
    Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme, 1990, pp:52-63 [Conf]
  7. Peter V. Kraus, Dieter A. Mlynski, Chong-Min Kyung
    Diffusion - An analytic procedure applied to global macro cell placment. [Citation Graph (0, 0)][DBLP]
    Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme, 1990, pp:64-74 [Conf]
  8. J. Bortolazzi, Klaus D. Müller-Glaser
    Rechnergestützte Spezifikation in einer integrierten Entwrusumgebung für anwendungsspezifische Systeme. [Citation Graph (0, 0)][DBLP]
    Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme, 1990, pp:75-90 [Conf]
  9. Marek Gondzio
    A Concept of Defining Semantics of Concurrent Microprograms. [Citation Graph (0, 0)][DBLP]
    Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme, 1990, pp:91-103 [Conf]
  10. DeForest Tovey, Victor Valdivia
    A Methodology for Hierarchical Module Generator Specification. [Citation Graph (0, 0)][DBLP]
    Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme, 1990, pp:104-114 [Conf]
  11. Christian Ewering
    A New Allocation Method for the Synthesis of Partitioned Busses. [Citation Graph (0, 0)][DBLP]
    Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme, 1990, pp:115-129 [Conf]
  12. Georg Klein-Heßling, Manfred Schäfer
    Architekturentwurf für nebenläfige, funktionssichere Steuerungen. [Citation Graph (0, 0)][DBLP]
    Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme, 1990, pp:130-142 [Conf]
  13. P. Gutberlet, Heinrich Krämer, Wolfgang Rosenstiel
    CASCH - ein Scheduling-Algorithmus für "High-Level"-Synthese. [Citation Graph (0, 0)][DBLP]
    Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme, 1990, pp:143-156 [Conf]
  14. Klaus Hoffmann, Michael Mertens, Klaus Milzner, Werner Brockherde, Güunther Hess, Roland Klinke, Florian Frohm
    OASE: A Knowledge Based Environment for Analog Circuit Design. [Citation Graph (0, 0)][DBLP]
    Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme, 1990, pp:157-168 [Conf]
  15. H. Gundlach, Klaus D. Müller-Glaser
    Zum automatischen Einfügen von Testpunkten in sequentielle Schaltungen. [Citation Graph (0, 0)][DBLP]
    Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme, 1990, pp:169-181 [Conf]
  16. Ernst J. Lehner, H. Hofestädt
    Testbarkeitsanalyse beim hierarchischen top-down Entwurf. [Citation Graph (0, 0)][DBLP]
    Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme, 1990, pp:182-194 [Conf]
  17. Bernhard H. Seiß, Michael H. Schulz
    Ein neues, effizientes Verfahren zum Testpunkteeinbau in kombinatorischen Schaltungen. [Citation Graph (0, 0)][DBLP]
    Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme, 1990, pp:195-206 [Conf]
  18. Peter Schwarz, Christoph Clauß, Ulrich Donath, Jürgen Haufe, Gunter Kurth, Peter Trappe
    KOSIM-ein Mixed-Mode, Multi-Level-Simulator. [Citation Graph (0, 0)][DBLP]
    Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme, 1990, pp:207-220 [Conf]
  19. T. Schwederski, T. Büchner, W. Haas, M. Zahn
    ATTACC - an Automated Tool for Timing Analysis and Cell Characterization. [Citation Graph (0, 0)][DBLP]
    Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme, 1990, pp:221-230 [Conf]
  20. E. Aposporidis, W. Jud, F. Lohnert
    Parallele Simulatoren für VLSI - Stand und Zukunftslinien des DISIM-Systems. [Citation Graph (0, 0)][DBLP]
    Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme, 1990, pp:231-243 [Conf]
  21. M. Bechtold, T. Leyendecker, M. Niemeyer, A. Oczko, C. Oczko
    Das Simulatorkopplungsprojekt. [Citation Graph (0, 0)][DBLP]
    Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme, 1990, pp:244-264 [Conf]
  22. Uwe Vehlies, Andreas Münzner
    Automatisierter Entwurf von Schaltungen für die schnelle digitale Signalverarbeitung. [Citation Graph (0, 0)][DBLP]
    Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme, 1990, pp:265-272 [Conf]
  23. Ernst Lüder, Joerg Schaepperle
    Optimierung von Schaltungen mit determinierten und statistischen Suchverfahren. [Citation Graph (0, 0)][DBLP]
    Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme, 1990, pp:273-284 [Conf]
  24. Klaus Scherer, Oliver Rettig
    Rapid Prototyping mikroelektronischer Hardware-Software-Systeme durch Emulation. [Citation Graph (0, 0)][DBLP]
    Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme, 1990, pp:285-296 [Conf]
NOTICE1
System may not be available sometimes or not working properly, since it is still in development with continuous upgrades
NOTICE2
The rankings that are presented on this page should NOT be considered as formal since the citation info is incomplete in DBLP
 
System created by asidirop@csd.auth.gr [http://users.auth.gr/~asidirop/] © 2002
for Data Engineering Laboratory, Department of Informatics, Aristotle University © 2002